高新技术 | 国内封测厂积极布局先进封装

导语：随着集成电路应用多元化，智能手机、物联网、汽车电子、高性能计算、5G、人工智能等新兴领域对封装提出更高要求。随着摩尔定律趋缓，封装技术成为电子产品小型化、多功能化、降低功耗、提高带宽的重要手段。

与设计、制造环节相比，封测部分是我国IC产业与国际厂商差距相对小的环节，在世界排名前10的封测代工厂中，我国占据了3个（长电科技、华天科技、通富微电）。目前我国部分封测厂商已凭借规模进入全球头部企业范围；在技术方面，国内厂商在高密度集成等先进封装方面与国际领先水平仍有差距，先进封装的营收占比仅为25%，低于全球的40%的比例。

国内厂商积极推进高端先进封装技术，在金属凸点（Bumping）、倒装芯片技术（Flip Chip）、2.5D /3D封装更加成熟的基础上，继续提升晶圆级封装（WLP）、系统级封装（SIP）等高端先进封装形式的产能规模，不断提升自身的技术水平和盈利能力。

国内封测厂在技术上的不断升级将为国产化替代提供更优的产业环境，为封测产业链、以至整体IC产业带来更多优质的投资机会。本文将对封装的技术演进和市场概况进行梳理。

1封装主要类型和发展趋势

根据封装载体分类：封装方式可大致分为打线封装（引线框架类）、基板封装和晶圆级封装。最为传统的打线封装在低引脚、面积不敏感、成本敏感场景占据主流地位，基板封装、晶圆级封装由于可以实现更小的封装面积和更多引脚数正在逐渐取代打线封装。

根据技术发展阶段分类：封装方式可分为传统封装和先进封装。（1）传统封装：打线封装、引线键合类基板封装属于传统封装；（2）先进封装：倒装（Flip Chip）、3D 封装、晶圆级封装、系统级封装等封装方式称为“先进封装”。其中的倒装、3D封装是以基板为载体，可以有效降低封装面积（为打线封装面积的约35%），满足CIS（CMOS Image Sensor）、存储、RF（Radio Frequency）等高端封装需求；晶圆级封装（WLP）不需引线框架或基板，为打线封装面积的10%-15%。先进封装向着系统集成、高速、高频、三维方向发展。

发展趋势：总体而言，封装技术整体向着微型化和集成化方向发展——微型化是指单个芯片封装朝着小型化、轻薄化、高I/O数发展；而集成化则是指多个芯片封装在一起。封装技术经历了引线框架（DIP/SOP/QFP/QFN）→引线键合基板封装（WB BGA）→倒装（FC）→晶圆级封装（WLP）的发展过程，可容纳的I/O 数越来越多，封装的厚度和尺寸越来越小。

随着技术的不断演进，未来先进封装市场份额将进一步提升。

2不同封装技术介绍

（一）打线封装/引线框架类

引线框架是最传统的封装载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的结构件，它起到了和外部导线连接的桥梁作用。目前引线框架主要适用于200个引脚以下，对体积不敏感、成本敏感的场景，分立器件封装多数采用引线框架。

引线框架封装过程如下：将晶圆切割为晶粒后，使晶粒贴合到相应的引线框架的小岛上，再利用导线将晶片的接合焊盘与基板的引脚相连，实现电气连接，最后用外壳加以保护。集成电路采用引线框架的典型封装方式有DIP（Dual Inline Package，双列直插式封装）、SOP（Small Outline Package，小外形封装）、QFP（Quad Flat Package，方形扁平封装）、QFN（Qual Flat Non-Leaded Package，方形扁平无引脚封装）等；分立器件主要是各种晶体管，采用引线框架的典型封装方式有TO（晶体管引线式）、SOT（小外形晶体管）等。

（二）基板类

随着引脚数量增加，原有打线封装中引线边框与和芯片之间存在距离，无法满足小型化需求，因此封装基板顺势而生，出现了球栅阵列封装（Ball Grid Array，简称 BGA）、芯片尺寸封装（Chip Scale Package，简称 CSP）等适用高密度的封装方式。在高阶封装领域，封装基板已取代传统引线框架，成为芯片封装中不可或缺的一部分。

基板按照工艺分为引线键合（WB，Wire Bonding）封装基板和倒装（FC，Flip chip）封装基板。

（1）引线键合（WB）封装

引线键合属于传统封装技术，将芯片放置在IC基板上，用焊线连接金属线路，再利用基板下面金属球连接PCB，实现芯片与基板间的电气互连和芯片间的信息互通，大量应用于射频模块、存储芯片、微机电系统器件封装。

（2）倒装类（Flip Chip）封装

与引线键合不同，倒装类封装采用焊球取代金属焊线连接芯片与基板，即在芯片的焊盘上形成焊球，然后将芯片翻转贴到对应的基板上，实现引脚密度提升，这种导电球体被称为Bumping。该封装工艺已广泛应用于CPU、GPU及Chipset等产品封装。

（3）2.5D/3D封装

随着芯片与电子产品中高性能、小尺寸、高可靠性以及超低功耗的要求越来越高，三维先进封装的需求越来越强烈。

为解决有机基板布线密度不足的问题，带有TSV（Through-Silicon Via，硅通孔）垂直互连通孔和高密度金属布线的硅基板（TSV转接板）应运而生，应用TSV转接板的封装结构称为2.5D/3D封装，可以实现芯片与芯片、芯片与封装基板间更高密度的互连。TSV主要应用于图像传感器、转接板、存储器、RF模组等高端封装。

（三）晶圆级封装（WLP）

在传统封装概念中，晶圆是先被切割成小的晶粒，之后再进行连接和塑封。而晶圆级封装工序恰好相反，晶圆级封装将晶粒在被切割前封装完成，保护层将会被附着在晶圆的正面或是背面，电路连接在切割前已经完成。晶圆级封装可以有效实现批量化生产，降低了成本，同时在更小的封装面积下容纳更多的引脚数。

WLP又经历了从扇入（Fan- in WLP，简称为WLCSP）向扇出（Fan-out WLP，简称为FOWLP）的演进，FOWLP可实现在芯片范围外延伸以容纳更多的引脚数。

（四）系统级封装（SIP）

随着摩尔定律发展接近极限，集成电路的集成化越来越高，呈现出两种集成路径，一是在设计和制造端将多个功能的系统集成在一个芯片上，即SOC 技术（System on chip），同时封测端发展出的FO-WLP技术正好可以用来封装SOC 芯片；二是在封测端将多个芯片封装成一个，即SIP 技术（System in Package）。

SIP是从封装的立场出发，对不同芯片进行并排或叠加的封装方式，将多个具有不同功能的器件，以及诸如MEMS或者光学器件等其他器件组装到一起，实现一定功能的单个标准封装件。

综上，基板作为封装载体进而衍生的3D封装、倒装封装等技术可以有效降低封装面积；晶圆级封装不需基板，可达进一步缩小封装面积。 

3封装市场概况

市场规模

全球封测市场稳步增长，先进封测市场涨势迅猛，根据Yole发布的报告，2017年传统封装、先进封装产值分别约300亿美元、200亿美元，占比约62%、38%。2017年-2022年全球封测市场复合增速约4.5%，其中先进封装市场复合增速约10%-12%。封装市场中，封装材料的市场规模约170亿美元。

2018年全球排名前十的OSAT厂商分别为：日月光（不含矽品与环旭）、安靠、长电科技、矽品、力成、通富微电、华天科技、联合测试、京元电、欣邦科技。全球OSAT企业（Outsourced Assembly & Test，为芯片设计企业提供封装测试代工服务）的市占率如下图所示，其中国内厂商长电科技、华天科技、通富微电的市占率合计约20%。

在传统封装领域，OSAT企业凭借行业资本密集、技术密集、劳动密集的高准入门槛，通过规模效应降低成本，获得比IDM厂商更低的成本优势，不断扩大封测业务市场占比份额。

在先进封装领域，在晶圆级封装（WLP）领域，OSAT企业面临来自上游foundry企业（如台积电等）的跨界竞争，台积电近年来成为封装技术创新的引领者，代表了技术产品封装技术需求和发展趋势。在系统级封装（SIP）领域，OSAT企业受到下游电子产品代工企业（如富士康等）侵蚀部分市场份额。

目前我国集成电路封测企业已凭借规模进入全球头部企业范围。而在技术发展方面，我国封测企业不断趋近国际巨头。目前国内的长电、华天、通富的封装技术仍处中低端，销售毛利率较低。以长电科技、通富微电、华天科技为代表的国内企业在积极推进高端先进封装技术，在金属凸点（Bumping）、倒装芯片技术（Flip-chip）、3D/2.5D封装更加成熟的基础上，继续提升WLP、SIP等高端先进封装形式的产能规模，不断提升公司的盈利能力。

国内封测厂在技术上的不断升级将为国产化替代提供更优的产业环境，为封测产业链、以至整体IC产业带来更多优质的投资机会。